首页> 外文OA文献 >Computation of Bus Current Variance for Reliability Estimation of VLSI Circuits

【2h】

Computation of Bus Current Variance for Reliability Estimation of VLSI Circuits

机译：VLsI电路可靠性估计的总线电流方差计算

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Farid Najm Y; Ibrahim Hajj; Ping Yang;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Pattern independent maximum current estimation in power and ground buses of CMOS VLSI circuits: Algorithms, signal correlations, and their resolution [J] . Kriplani H., Najm F.N. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 1995,第8期

机译：CMOS VLSI电路的电源和接地总线中与模式无关的最大电流估计：算法，信号相关性及其分辨率
2. Leakage current aware high-level estimation for VLSI circuits [J] . F. Li, L. He, J.M. Basile, IEE proceedings. Part E, Computers and digital techniques . 2005,第6期

机译：针对VLSI电路的泄漏电流感知高级估计
3. VLSI circuits implementing computational models of neocortical circuits [J] . WijekoonJ.H.B., DudekP. Journal of Neuroscience Methods . 2012,第1期

机译：实现新皮质电路计算模型的VLSI电路
4. Computation of bus current variance for reliability estimation of VLSI circuits [C] . Najm, F., Hajj, . 1989

机译：总线电流方差的计算，用于VLSI电路的可靠性评估
5. Physics-Based Electromigration and Time Dependent Dielectric Breakdown Modeling and Reliability Analysis for Nanometer VLSI Circuits. [D] . Huang, Xin. 2016

机译：纳米VLSI电路的基于物理的电迁移和时变介电击穿建模以及可靠性分析。
6. Development of Human Emotion Circuits Investigated Using a Big-Data Analytic Approach: Stability Reliability and Robustness [O] . Yuan Zhang, Aarthi Padmanabhan, James J. Gross, 2019

机译：使用大数据分析方法研究人类情绪电路的发展：稳定性可靠性和鲁棒性
7. Computation of Bus Current Variance for Reliability Estimation of VLSI Circuits [O] . Farid Najm, Ibrahim Hajj, Ping Yang 1989

机译：VLsI电路可靠性估计的总线电流方差计算

Computation of Bus Current Variance for Reliability Estimation of VLSI Circuits

著录项

引文网络

相似文献

相关主题

期刊订阅